과학기술정보통신부 고서곤 연구개발정책실장은 7.13(수) 공공분야 나노·반도체 인프라 관계자 및 반도체 설계 교육 전문가와 반도체 설계분야 인재양성 고도화 방안에 대해 논의 하였다. - 이번 논의의 장은 반도체 설계인력 양성의 양적 확대뿐만 아니라 질적 수준의 제고 차원에서 학생들이 스스로 설계한 칩을 공공 인프라를 활용해 제작·검증하는 것을 지원하여 설계-제작-검증 경험을 두루 갖춘 실무인재를 양성하기 위한 방안을 모색하기 위해 추진되었음. - 그간, 반도체 설계인력을 양성함에 있어 설계 이론 및 자동설계프로그램 활용 등에서 끝나 실제 칩으로 제작되었을 때 본인의 의도대로 설계되었는지 확인할 수 있는 기회가 많이 부족하였음. - 이에 과기정통부는 기존에 구축된 공공분야의 반도체 제작 인프라를 활용하여, 매년 약 400명의 설계전공 학생들에게 교육용 칩 제작을 지원하겠다는 목표를 제시하면서 이를 위한 노후·공백 장비 고도화와 기관 간 긴밀한 연계 시스템도 함께 구축하겠다고 밝혔음. - 고서곤 연구개발정책실장은 CMOS 공정 관련 기술 및 장비 여건 등을 점검하고, 현장 연구자 및 장비 엔지니어의 설명을 청취하였음. - 고서곤 연구개발정책실장은 반도체와 같은 첨단산업의 경쟁력을 확보하기 위한 핵심은 고급 인재의 확보라면서 첨단기술 분야의 전문인력 양성을 위해 현장과 끊임없이 소통하며, 필요한 부분을 지원하기 위해 노력하겠다고 밝힘. <붙임> 1. 반도체 설계검증 인프라 방문 및 간담회 계획 2. 반도체설계검증인프라 관련 간담회 참석자
첨부파일(1)
